专利摘要:
電子アセンブリ(52)を製造する方法が記載される。プラスチック母材(43)に保持された電子ダイ(36)が電子アセンブリ(52)の部分的に完成されたパネル(35)を形成する。パネル(35)は、貫通する複数の孔(22)を有するセラミック担体(20)に接着剤によって取り付けられる。導電性相互接続(38−1、38−2など)およびその他の層がパネルに貼付され、ダイ(36)表面の電気接点およびパネル(50)の外部電気接点(39−1)に結合される。パネル(50)および担体(20)は分離され、パネルは単一化されて、完成された電子アセンブリ(52)を剥離する。シリコーンは、好ましい接着剤(27)であり、担体(20)内の孔(22)を接着剤(27)まで貫通する非極性溶媒(70)を用いて溶解される。接着剤(27)は、転写接着サンドイッチ(24)、すなわち、接着剤(27)から剥がされうる、両側に除去可能なプラスチックシート(25、26)を有する接着剤層(27)を用いて選択的に塗布される。これによって、アセンブリ(52)を効率的に低コストで製造するための担体(20)表面の接着剤(27)の処理と適切な位置決めが容易になる。
公开号:JP2011508448A
申请号:JP2010540700
申请日:2008-11-21
公开日:2011-03-10
发明作者:エス. アムライン、クレイグ;エイチ. ライトル、ウィリアム
申请人:フリースケール セミコンダクター インコーポレイテッド;
IPC主号:H01L23-12
专利说明:

[0001] 本発明は、一般に、集積電子アセンブリに関し、具体的には、複数の電子ダイおよび電子ダイへの相互接続を組み込んだ電子アセンブリを形成する方法に関する。]
背景技術

[0002] 相互接続された半導体(SC)ダイおよびその他の電子部品を含むモジュラー電子アセンブリがよく利用される。このようなアセンブリはサイズが小さいが、良好な電気的特性および熱的特性を有し、様々なタイプの半導体ダイおよびその他の電子部品を組み込むことができることが重要である。このようなアセンブリは、所望の回路のすべてを単一の半導体集積回路(IC)に組み込むことが現実的でないかあるいは可能でないときに採用される。このようなアセンブリにおいて、場合によって様々な異なるタイプのICおよびその他の半導体デバイスが所望の構成で内蔵されて相互接続される必要がある。スペースを節約してアセンブリの特性全体を改善するために、アセンブリ内にパッケージ化されていない半導体ダイを取り付けた後、これらを相互接続して所望の総合的な電気的機能を提供することが有用である。このようなアセンブリの総コストは、これらの製作に採用される製造方法およびバッチサイズ、すなわち、同時に製作されうるこのようなアセンブリの数の微妙な関数である。パッケージ化されない半導体ダイおよびその他のパッケージ化されない構成部品は小型かつ脆弱であるため、特にアセンブリの寸法(たとえば、面積および厚さ)を最小化せねばならない場合、パッケージ化されないダイを用いてアセンブリを製造することは一層困難になる。たとえば、携帯電話および携帯端末(PDA)などの家電製品において、所望の機能性を提供する電子アセンブリは、デバイスの外のり寸法、特に厚さが最小になるように、可能な限り薄くかつ小さくなければならない。さらに、このようなアセンブリは多くの場合、実験室規模で容易に製作されうるが、大量および低コストに対応する製造プロセスの規模拡大は重大な課題を提起する可能性がある。したがって、回路マザーボードまたは完成品のテープに接続するための優れた熱的特性と低接続インピーダンスを有する小型の電子アセンブリを効率的に提供できる量産方法に対する要求が常に存在する。]
発明が解決しようとする課題

[0003] したがって、必要に応じて、また同時に、量産に適する複数の相互接続層および複数の電子部品を使用できる電子アセンブリの改善された製造方法を提供することが望ましい。採用される製造方法および材料は、現在の製造能力および材料に適合しており、利用可能な製造手順の実質的な変更や占有面積の著しい増加などの製造コストの増加を必要としないことがさらに望ましい。アセンブリの全厚および側面積は最小化されることがさらに望ましい。本発明の他の望ましい特徴および特性は、添付図面と前述の技術分野および背景技術を併用した以後の詳細説明および添付の特許請求の範囲から明らかになるであろう。]
図面の簡単な説明

[0004] 本発明の実施形態による、電子アセンブリのアレイの製造中に仮基材として使用するのに適したセラミック担体の簡略平面図である。
本発明の実施形態による、電子アセンブリのアレイの製造中に仮基材として使用するのに適したセラミック担体の簡略断面図である。
本発明のさらなる実施形態による、電子アセンブリのアレイが図1および2の支持担体を用いてどのように製作されるかを示す各製造段階における簡略断面図である。
本発明のさらなる実施形態による、電子アセンブリのアレイが図1および2の支持担体を用いてどのように製作されるかを示す各製造段階における簡略断面図である。
本発明のさらなる実施形態による、電子アセンブリのアレイが図1および2の支持担体を用いてどのように製作されるかを示す各製造段階における簡略断面図である。
本発明のさらなる実施形態による、電子アセンブリのアレイが図1および2の支持担体を用いてどのように製作されるかを示す各製造段階における簡略断面図である。
本発明のさらなる実施形態による、電子アセンブリのアレイが図1および2の支持担体を用いてどのように製作されるかを示す各製造段階における簡略断面図である。
本発明のさらなる実施形態による、電子アセンブリのアレイが図1および2の支持担体を用いてどのように製作されるかを示す各製造段階における簡略断面図である。
本発明のさらなる実施形態による、電子アセンブリのアレイが図1および2の支持担体を用いてどのように製作されるかを示す各製造段階における簡略断面図である。
本発明のさらなる実施形態による、電子アセンブリのアレイが図1および2の支持担体を用いてどのように製作されるかを示す各製造段階における簡略断面図である。
本発明のさらなる実施形態による、電子アセンブリのアレイが図1および2の支持担体を用いてどのように製作されるかを示す各製造段階における簡略断面図である。
本発明のさらなる実施形態による、電子アセンブリのアレイが図1および2の支持担体を用いてどのように製作されるかを示す各製造段階における簡略断面図である。
図3〜12に示された製造方法に従って製作されてから単一化される電子アセンブリがその後どのように完成品または上位電子装置のマザーボードなどの部品に取り付けられうるかを示す簡略断面図である。
図3〜11に示されたステップに従って図1および2の仮担体に用意される電子アセンブリのアレイが本発明のさらなる実施形態に従ってどのように図12に示される構造を提供するかを示す。
図14のさらなる詳細を示す。] 図1 図10 図11 図12 図14 図3 図4 図5 図6 図7
実施例

[0005] 本発明は、以後、以下の図を併用して説明され、同様の参照符号は同様の要素を示す。
以下の詳細な説明は、本来、単なる例示的なものであり、本発明または本発明の用途および使用を制限することを目的とするものではない。さらに、前述の技術分野、背景、要約、または以下の詳細な説明で提示される明示的または黙示的な見解によって制約されるものではない。]
[0006] 説明を簡単かつ明瞭にするために、図は一般的な構成方法および製作方法を示し、周知の特徴および手法についての説明および詳細は本発明が不必要に曖昧になることを避けるために省略される場合がある。さらに、図における要素は、必ずしも一定の縮尺で描かれていない。たとえば、図の一部における要素または領域の一部の寸法は、本発明の実施形態を理解しやすくするために同じ図または他の図の他の要素または領域と比べて誇張されている場合がある。]
[0007] 説明および特許請求の範囲に用語「第1の」、「第2の」、「第3の」、「第4の」などがある場合、これらは類似した要素を区別するために使用されている可能性があり、必ずしも特定の順番や時系列を記述するために使用されているものではない。本明細書に記載される本発明の実施形態が、たとえば、本明細書に図示またはその他の方法で記載される順序以外の順序で使用できるように、このように使用される用語は適当な状況下で置き換え可能であることを理解されるべきである。さらに、用語「備える」、「含む」、「有する」、およびこれらの変形は、要素のリストを備えるプロセス、方法、物品、または装置が必ずしもこれらの要素に限定されないが、明示的に示されないか、あるいはこのようなプロセス、方法、物品、または装置に固有の他の要素を含んでもよいように、非排他的包含を網羅することを目的としている。説明および特許請求に範囲に、用語「左の」、「右の」、「内へ」、「外へ」、「前の」、「後ろの」、「上へ」、「下へ」、「最上の」、「最下の」、「上に」、「下に」、「上方に」、「下方に」などがある場合、これらは相対的位置を記述するために使用され、必ずしも空間における永久的な位置を記述するために使用されるものではない。本明細書に記載される本発明の実施形態は、たとえば、図示以外の向きあるいは本明細書の記載と異なる方法で使用されてもよいことを理解されるべきである。本明細書で使用される用語「結合される」は、電気的または非電気的に直接的または間接的に接続されるものと定義される。さらに、本明細書で使用される用語「ダイ」は、様々なチップ形状の電子部品を含めることを目的としており、単数および複数の両方に言及する。]
[0008] 小型電子アセンブリの高効率で低コストの製造は、一般に、これらのアセンブリが複数の個別アセンブリを含むパネルの形で作られ、完成後、個別アセンブリに分離(単一化)される。また、一般的に、アセンブリに含まれる比較的脆弱な電子ダイおよび他の電子部品は、製造の初期段階で所望の相対的な位置に固定された後、たとえば、誘電体によって分離された1つまたは複数のレベルの導体によって最終回路構成に電気的に相互接続されることも事実である。これらの導体−誘電絶縁体サンドイッチは、「相互接続層」と呼ばれる。電子アセンブリの複雑さによっては複数の相互接続層が必要となる可能性がある。また、マザーボードなどの上位電子装置の端子に上位電子装置の一部である完成されたアセンブリが接続されうるように、完成されたアセンブリの表面には外部電気接点が設けられなければならない。複数の電子アセンブリを含むパネルを製造する過程において、部分的に完成されたパネルおよびそのハンドリングシステムが、たとえば、約250℃までの高温に耐える必要のある、様々な蒸着および硬化ステップがしばしば採用される。完成されたパネルおよびアセンブリは比較的薄くなければならないので、製造中にこれらを仮担体上で支持する必要がある。初期パネルを担体に取り付けるために使用される接着剤は、その後の製造ステップ中に担体−パネルの組合せの機械的処理に確実に耐えるほど十分に強固であること、様々な処理ステップ中に起きる高温推移中に安定していること、さらに、製造サイクルの終了間近に完成されたパネルが仮担体から分離されうるように除去できることが求められる。さらに、接着剤の選択と接着剤の付着および除去プロセスがパネルとその相互接続層、電気接続パッド、はんだコーティング、封止などに悪影響を与えてはならない。したがって、支持担体の設計と、接着剤の選択と、初期パネルが担体に形成され、完成させられ、その後接着剤からパネルを除去することによってパネルが担体から分離される製造ステップとは、効率的で低コストのパネルの製造方法に至るために一連の複雑な交換を必要とする。担体設計、接着剤選択、塗布および除去、ならびに中間製造ステップの組合せが以下で説明される。]
[0009] 図1は本発明の実施形態に従って電子アセンブリのアレイ、たとえば、「パネル」の製造中に仮基材として使用するのに適したセラミック担体20の簡略平面図であり、図2はその簡略断面図である。担体20は、アルミナセラミック製であることが好都合であるが、他のセラミックスおよび他の耐熱材料が使用されてもよい。アルミナは、比較的安価な材料であるため好ましく、アルミナを通過して延びる数多くの孔22を有するものが低コストで容易に製作されうるし、様々な熱処理、溶媒およびその他の化学物質、ならびにその後の製作ステップで採用される処理に対して実質的に不活性であり、担体20の表面に形成されているアセンブリのアレイの差動伸縮に起因する著しい反りなしでアセンブリが形成されうる実質的に平面的な表面を提供するように十分に堅い。数多くの孔22の重要性は、図14〜15に関連して説明される。厚さ21は、典型的に約1mmであるが、担体の横寸法および材料に応じてさらに厚い担体あるいはさらに薄い担体が使用されてもよい。担体20の横寸法(たとえば、直径)Dは、担体20の表面に製作されているパネルの横寸法に少なくとも等しいことが望ましい。同時に製作されうるアセンブリの数、したがって、生産性は、パネルおよび担体20の横寸法に依存するので、パネルおよび担体は製造中に好都合かつ安全に処理されうる範囲であることが望ましい。担体20は円形であるものとして示されており、これはプロセスにおけるその後の他の製作ステップにとって好都合であるので好ましいが本質的な特徴ではない。「直径」Dまたはdへの言及は、本明細書では、非円形の主要寸法を含むことを意図するが、円形のみに限定されるものではない。他の横方向形状も使用されうるし、本発明は担体20の横方向形状に頼るものではない。1mm厚のパネルの場合、孔22のサイズは横寸法が約1mm〜10mmであることが望ましく、さらに好都合には約1〜5mmであり、好ましくは約1〜2mmであるが、さらに大きい孔やさらに小さい孔および間隔も担体20の直径および厚さに応じて採用されうる。つまり、孔22の横方向サイズは担体20の厚さ21と少なくとも同じ大きさであることが望ましい。孔22の横方向中心間間隔は、通常、孔サイズの約2〜7倍であり、さらに好都合には孔サイズの約3〜6倍であり、好ましくは孔サイズの約5倍である。採用された試験担体において、孔サイズは1.27mmであり、中心間間隔は6.35mm、すなわち、孔サイズの約5倍であった。角孔の場合、これは直径d内のパネル面積の約4%になり、丸孔の場合、直径d内のパネル面積の約3%であった。つまり、孔22は均一に分布されており、直径d内の担体面積の2〜10%、さらに好都合には約2〜7%、好ましくは約3〜5%であることが望ましい。横寸法dおよび周囲長さpの円、すなわち、外周23は、孔22のパターンのすぐ外側にあるのが望ましく、図3の転写接着剤27の横方向範囲(たとえば、寸法d)に対応する。孔22は、その主要面20−1と20−2の間で担体20を貫通して延びる。担体20の主要平面または主要面20−1または20−2の一方または両方は研磨されるか、または実質的に平坦に粗研磨されることが望ましいが、それは必須でない。担体20は、周囲長さpの外側に位置する幅(D−d)/2のリム(孔なし)を有する。リム幅(D−d)/2は、パネル厚の約3〜10倍、さらに好都合には約4〜8倍、好ましくはパネル厚の約5倍であることが望ましい。つまり、パーセンテージ孔面積およびリム幅は、パーセンテージ孔面積をできる限り大きくする一方で、処理中は実質的に平坦なままとなるほどの十分な剛性と、製造中は破壊することなく必要な処理に耐えるだけの強度とを備えるパネルを提供できるように選定されることが重要である。] 図1 図14 図15 図2 図3
[0010] 図3〜12は、図12の個別電子アセンブリ52のアレイパネル50が本発明のさらなる実施形態に従って図1および2の支持担体20を用いてどのように製作されるかを示す様々な製造段階40−1〜40−10における簡略断面図である。一般的な製造手順は、初期アセンブリパネル(たとえば、図9のパネル35)を接着剤で担体20に取り付けることである。パネル35は、まだ製造が完了されていないので「初期パネル」と呼ばれる。換言すると、パネル35は、初期段階パネル、または、部分的に完成されたパネルである。初期、または、部分的に完成されたパネル35は、モールド化合物によって一緒に保持された所望アセンブリの電気的機能に必要なダイを含む。初期パネル35と担体20の組合せは、さらに処理されて、パネルが完成されるまでにダイの中の所望の電気的相互接続と所望の電気接点とを備える。この後、完成されたパネルは、担体から分離されて個別の電気的なアセンブリに単一化される。数多くの有望な接着剤が存在するが、限られた数の接着剤のみが、接着特性、温度安定性、他の製造ステップおよび材料との不干渉、ならびに剥離要件の適切な組合せを有することが判明している。さらに、このような接着剤は多くの手法によって担体に塗布され担体から除去される可能性がある一方、以下に記載される好ましい手法は低コストの量産に適している。] 図1 図10 図11 図12 図3 図4 図5 図6 図7 図8
[0011] 図3の製造段階40−1を参照すると、横寸法dおよび周囲長さpのサンドイッチ構造41−1を有する転写接着剤(TA)24が提供される。TA24は、一般に、上側プラスチックフィルム25(一般に「トップライナー」と呼ばれる)、中央接着剤層27、および下側プラスチックフィルム26(一般に「ボトムライナー」と呼ばれる)を備える3層サンドイッチである。プラスチックフィルム、すなわち、ライナー25は、上(外側に面する)面25−1および下(内側に面する)面25−2を有する。プラスチックフィルム、すなわち、ライナー26は、下(外側に面する)面26−1および上(内側に面する)面26−2を有する。ライナー25、26は、片側が他の側よりも容易に剥がれるように異なる表面エネルギーの剥離剤を有する、PETや他の標準的なライナー材料であることが望ましいが、接着剤27に適合しかつ接着剤から除去可能に剥離するとの条件で他の材料も使用されうる。接着剤層27は、シリコーン材料であることが好ましい。また、他の接着材料および塗布技術は、これらがその後の製造ステップ中に初期パネルが担体に固着した状態を保つために十分に強固であること、電子アセンブリのその後の製作に必要な温度に耐えうること、初期および完成されたパネル表面の構成部品および材料に損傷を与えることなく製造プロセスのその後の段階で溶解または剥がされうることを条件として採用されうる。これは、図14〜15に関連してさらに詳しく説明される。] 図14 図15 図3
[0012] 接着剤層27は、上ライナー25の下(内側に面する)面25−2と接する上面27−1と、下ライナー26の上(内側に面する)面26−2と接する下面27−2とを有する。トップライナー25の内側に面する表面25−2およびボトムライナー26の内側に面する表面26−2は、これらが中央接着剤層27に除去可能に接着するようにこれらのメーカーによって処理されている。トップおよびボトムライナー25、26は異なる剥離力を有しており、したがって、一方のライナーは他方のライナーよりも容易に接着剤27から離れることが望ましい。低い剥離力を有するライナーは、「容易側(easy side)」と呼ばれ、高い剥離力を有するライナーは「困難側(hard side)」と呼ばれる。ライナー25、26は約0.025〜0.075mm厚であることが望ましく、接着剤層27は典型的に約0.025〜0.075mm厚であるが、さらに厚い層もさらに薄い層も採用されうる。ライナー厚は、ライナーが以下の製造段階に記載されるように容易に除去されうるとの条件で決定的に重要でない。本明細書に記載される製造プロセスを目的として、トップライナー25は容易側であることが望ましい。米国、カリフォルニア州、Gel−Pak of Hayward社が製造するGel−Pak Transfer AdhesiveタイプGP−TAなどの市販材料は、TA24に適している。使用の便宜上、容易側と困難側が容易に識別されうるようにTA24にはマークが付けられることが望ましい。]
[0013] ここで、図4の製造段階40−2を参照すると、トップライナー25は取り除かれた構造41−2となっている。このように、接着剤27の上面27−1は露出されている。説明の便宜上、トップライナー25が除去されたTA24はTA24’と呼ばれる。図5の製造段階40−3において、TA24’は、スプリング33によって支持される伸縮自在のアライメントピン32の間に位置するように、好都合に治具30に入れられる。アライメントピン32は、寸法dと小さな間隔との合計で隔てられる。ボトムライナー26の下面26−1は、治具30の上面30−1に対向するように設置される。ほぼ寸法D(に加えて小さい間隔)だけ隔てられて上方に延びるリム壁、すなわち、突起31は、横方向にピン32の外側にある。治具30は、TA24’がアライメントピン32内の定位置に入り、担体20がリム壁、すなわち、突起31内の定位置に入るように設計される。TA24’および担体20が治具30内に有意なスロップ(slop)なしで容易に挿入されうるように十分な間隔が設けられるべきである。トップライナー25のないTA24’は、治具30内で上面30−1に対向するように設置される。ボトムライナー26の下面26−1と治具30の上面30−1との間には接着剤が不要である。構造41−3が結果的に得られたものである。ここで、図6の製造段階40−4を参照すると、担体20はアライメントリムまたは突起31内の治具30に入れられて構造41−4を作り出す。図7の製造段階40−5において、担体20は、担体20の表面20−1が接着剤27の表面27−1に接して互いに固着するまでピン32がスプリング33に対して後退するように押し下げられる。圧力が担体20の表面で維持される間は、構造41−5が得られる。解放されると、スプリング33は、ピン32を押し上げて担体20とTA’24の組合せを治具30の表面30−1から上昇させる。治具30の使用は好都合であるが、これは必須でなくTA24’および担体20の相対位置は他の手段によって決定されうる。標準的なピック・アンド・プレイス装置は、担体20と結合されるとき、TA24’の周囲長さが周囲長さpの円または外周23(図1参照)の上または内部にある所望のアライメントを提供しうる。] 図1 図4 図5 図6 図7
[0014] ここで、図8の製造段階40−6を参照すると、担体20とTA24’の組合せが反転されて接着剤27の表面27−1が担体20の表面20−1に強固に付着されるようにするためにTA24’が回転されることが望ましい。担体20とTA24’の組合せは、この後、担体20の表面20−2が治具34の表面34−1と接して好都合に治具34に入れられる。構造41−6が結果的に得られたものである。治具34は必須でなく、担体20および部分的に完成された(「初期の」)アセンブリアレイまたはパネル35の位置を調整する好都合な方法にすぎない(図9参照)。量産において、これは当技術分野において周知のピック・アンド・プレイス装置によって容易に達成されうる。しかし、説明の便宜上、本明細書では治具34の使用が前提とされる。図9の製造段階40−7において、下ライナー26(ここでは上方を向いている)は、接着剤27の表面27−2が露出されるように除去される。この後、初期アレイまたはパネル35の表面35−1が接着剤27の表面27−2に接して2つの表面結合を一緒に除去可能に結合して仮構造37を形成するように、初期アレイまたはパネル35は治具34に入れられる(さもなければ、担体20に対して位置が調整される)。] 図8 図9
[0015] 図9以降において、初期アレイまたはパネル35は、プラスチック封止(plastic encapsulation)43内において端部および裏面によって保持される半導体またはその他の電子ダイ36を備えるものと仮定される。ダイ36の電気接点36−1は、初期アレイまたはパネル35の表面35−2で露出される。これは、様々な周知の方法、たとえば、電気接点36−1が取り付けられたダイ36を張力がかけられた粘着テープに設置し、この後、ダイ36の裏面および端部を従来のモールド化合物でオーバーモールドしてプラスチック封止43を形成し、さらにこの後、張力がかけられた粘着テープを除去することによって達成されうるが、これに限定されるものではない。この手順の結果は、複数のアセンブリパネルまたはアレイを構成する個別電子アセンブリ内の所望位置に対応するグループで配置された、外側に面する電気接点36−1を有する様々なダイ36を含む初期アレイまたはパネル35を自己支持している。これによって、数多くの個別電子アセンブリを同時に製作することが可能になり、製造コストが削減される。垂直切断線53は、アレイまたはパネル35が完成後に最終的に個別電子アセンブリに分離される位置の例である。構造41−7が結果的に得られたものである。] 図9
[0016] 図10の製造段階40−8において、接着剤27によって初期アレイまたはパネル35に取り付けられる担体20を備える複合構造37が治具34から取り外される。これは、治具34と構造37の間には接着剤がないので容易に達成される。構造41−8が結果的に得られたものである。構造37は、担体20によって支持されるアレイまたはパネル35を有する自立構造であり、したがって、組合せは、図12の完成されたアセンブリアレイまたはパネル50を提供するために当技術分野で周知の手段を用いてさらに処理されてもよい。図11の製造段階40−9において、1つまたは複数の相互接続層38−1、38−2などが、ダイ36表面の電気接点36−1に適切に接続するように表面35−2およびダイ36に設けられる。最外部相互接続層、たとえば、この例では層38−2の外面39には、アレイまたはパネル50における個別電子アセンブリ52に電気接続するための電気接続パッドまたは接点39−1が好都合に設けられる。アセンブリまたは構造37’とも呼ばれる構造41−9が得られる。垂直線53は、たとえば、ソーイング(sawing)または当技術分野で周知のその他の従来の手段によって個別電子アセンブリ52をアセンブリアレイまたはパネル50から分離するおおよその切断線を示す。ここで、図12の製造段階40−10を参照すると、図14および15に関連してさらに詳しく説明されるように、担体20は、接着剤27を溶解することによって完成されたアセンブリパネル50から分離される。構造41−10が結果的に得られ、完成された電子アセンブリアレイまたはパネル50は、切断線53でまだ接合されている個別電子アセンブリ52を備える。個別電子アセンブリ52は、単一化され、すなわち、当技術分野で周知の手段を用いて個別アセンブリ52に分離される。ソーイングが好ましい。図13は、前述のように製作された個別電子アセンブリ52がその後どのように反転させて、マザーボード60など、完成品または上位電子装置の部品に、たとえば、マザーボード60上のソルダーボールまたはバンプ62を用いて取り付けられうるかを示す簡略断面図である。あるいは、ソルダーボールまたはバンプは、まだアレイまたはパネル50の形で電子アセンブリ52上に提供されてもよい。どちらの配置も有用である。] 図10 図11 図12 図13 図14
[0017] 前述したように、アレイまたはパネル50は、接着剤27、たとえば、シリコーンによって担体20に固着される。自立アセンブリアレイまたはパネル50を得るために、パネル50および担体20は分離されなければならない。完成されたパネル50に至るまでの製造プロセス中に部分的に完成されたパネル35を平坦に保つために、接着剤27は強固な接着剤でなければならない。さもなければ、処理中に起きる様々な温度推移(たとえば、約250℃またはそれ以上までの)中の差動伸縮によって、破裂して離れてしまう傾向がある。様々な温度推移のさらなる結果、一般に、接着剤27がパネル50および担体20により強固に固着してしまう傾向がある。したがって、これらを剥がすだけでパネル50に過度の破損をもたらすおそれがある。そうした状況において、接着剤27は、担体20とパネル50の表面25−1を分離するためにこれらの間から溶解されなければならない。これはパネル50、接着剤27、および担体20の組合せを適切な溶媒の槽に入れるだけで行なわれうるが、特に、担体20が孔を含まない場合、溶解は一般にきわめて遅く、このようなアプローチは量産に適さない。さらに厄介な問題として、接着剤を溶解する市販の溶媒は完成されたアセンブリアレイまたはパネル50の様々な部分を分解するおそれもあり、たとえば、様々な金属接点、はんだバンプなどを腐食するおそれがある。これは望ましくない。接着剤27を素早く溶解し、同時にパネル50および担体20を分離して、パネル50への著しい腐食などの悪影響を回避できるようにするために、特殊な溶媒槽システムおよび担体設計が必要であることが判明した。]
[0018] 図14および15は、本発明のさらなる実施形態に従って、図12に示される自立アレイまたはパネル50を提供し、さらに望ましくない腐食効果を回避するために、図11の構造37’の電子アセンブリアレイまたはパネル50が担体20からどのように効率的に分離されうるかを示し、さらに詳細を示す。ここで、図14および15を参照すると、外槽66と環状領域または空間74によって外槽から分離された内層67とを備える、溶媒槽システム65が提供される。内槽67内には、図11の複合構造37’を支持するラック68がある。構造37’は、図14に示されるように、接着剤27によって担体20に結合されたパネル50を備える。本発明を不明瞭にすることがないように、図14〜15ではパネル50の様々な内部の詳細が省略されている。図14〜15の例において、ラック68は4つの複合構造37’を保持し、これはガイド69によって実質的に垂直に整列されて保持される。内槽67および外槽66は溶媒70を含む。溶媒再循環ポンプ71が内槽67と外槽66の間の環状領域または空間74に結合されたパイプ75を介して吸引し、溶媒が矢印76で示されるように再循環するようにパイプ72を介して内槽67に排出する。従来の温度制御マンテル(temperature control mantel)(図示せず)は、溶媒槽システム65を所望温度に維持するために外槽66を取り囲む。たとえば、乾燥空気または乾燥窒素の気体82が内槽67内の溶媒中で泡を発生して小さい泡の流れを供給し溶媒70を撹拌するように、外槽66を貫通して内槽67底部のいくつかの出口まで延びるスパージャー入口80が設けられる。はんだ、リード、またはパネル50のその他の部分の酸化およびその後の腐食を防止するために、乾燥窒素またはその他の実質的に非反応性の気体を用いることが好ましい。溶媒70から酸素および/または水分を排除することに加えて、スパージャーシステムは、接着剤27の溶解を促進するために溶媒70の機械的撹拌を行なう。溶媒ポンプ71によって発生される圧力下で作用する溶媒70は、内槽67を満たし、上方に流れ、内槽67の上部リムによって形成される堰73から溢流して環状領域または空間74に入り、そこからポンプ71に戻る。溶媒70はできる限り水分のない状態に保たれることが望ましい。したがって、溶媒70の表面77の上方に乾性ガスカーテン84を備えることが望ましい。これは、乾性ガス、たとえば、乾燥空気、または乾燥窒素、またはその他の実質的に非反応性の乾性ガスを流す流入パイプ85を設けて矢印86で示されるように溶媒表面77に噴出することによって好都合に達成される。] 図11 図12 図14 図15
[0019] 溶媒70が接着剤27を溶解する重要な要件は、溶媒70がパネル50表面の電気接点39−1を腐食せず、相互接続槽38の中間層絶縁膜および導体を分解せず、パネル50のプラスチック封止43を分解しないことである。したがって、接着剤27の最初の選定は、これらの全要件、すなわち、接着剤27は著しい温度推移および機械的処理に直面して必要な接着信頼性および安定性を有することと、さらに、パネル50に悪影響を与えずに接着剤27を後で除去しうる、パネル50の材料に適合する接着剤27用の非腐食性溶媒70が存在することとを念頭において行なわれなければならない。前に述べたように、シリコーン接着剤はこの特性の組合せを有するが、他の接着剤はそうでない。接着剤27がシリコーンであるとき、溶媒70はスルホン酸またはホスホン酸を含有することが望ましい。これらはいずれもシリコーンを加水分解し、適切に処理されれば、パネル50、特に電気接点39−1の材料が著しく分解されることはない。スルホン酸が好ましい。スルホン酸の適切な形態は、米国、インデアナ州のDynaloy Company of Indeanapolisが市販する非極性有機塩基溶媒の約10〜30%のドデシルベンゼンスルホン酸である。槽67内の温度は、約25〜60℃の範囲、さらに好都合には約30〜50℃の範囲、好ましくは約45℃に維持されることが望ましい。しかし、他の非極性ダイジェスター溶媒(non−polar digester solvents)およびその他の温度範囲が採用されてもよい。電気接点39−1の腐食またはパネル50表面の他の露出材料の分解を最小にするために、溶媒70は非極性であることが重要である。スルホン酸は、それ自体が水分を容易に吸収して、望ましくない有極性かつ腐食性のものとなる。したがって、溶媒70の表面77の上方に乾性ガスカーテン84が設けられる。また、スパージャーガス82は、溶媒70による水分吸収を阻止するために乾いた状態に保たれる。]
[0020] 図15は、図14の溶媒槽システム65内にパネル50および担体20を備える構造37’を浸漬した結果を示す。担体20における多数の孔22によって、溶媒70は接着剤27が存在するパネル50および担体20の実質的に全域に接着剤27を到達させることができる。スパージャーガス82の起泡作用は、担体20内の孔22に溶媒が新たに供給されるようにするものである。担体20およびパネル50を構成する異種材料から生じる自然な応力は、接着剤27が軟化するにつれてパネル50にわずかな曲がりを生じせしめて担体20からのパネル50の剥離を促進する。パネル50の曲率は、分かりやすいように図15では誇張されている。接着剤27が溶解して分離し、パネル50が担体20から剥離する。パネル50が剥離した後、パネルは溶媒槽システム65から取り出され、残存溶媒を除去するために洗浄され乾燥された後、好ましくはソーイングによって個別アセンブリ52に単一化される(たとえば、図12〜13参照)。この後、電子アセンブリ52は使用できる状態になる。] 図12 図13 図14 図15
[0021] 前述の製造プロセスの結果として、集積化電子アセンブリ52は、非常に小型になるように設計されうる。相互接続層38−1、38−2などは一般に比較的薄いので、完成されたアセンブリ52の厚さは、主として、部分的に完成された(初期)アセンブリアレイまたはパネル35を製造中に担体20に取り付けられて処理されることに耐える十分に強固にするのに必要な封止43の厚さと組み合わせたダイの厚さによって決定される。製造段階40−7および40−8におけるパネルの取付けに続いて、図14〜15に図示される担体分離段階に先立つその後のすべての製造ステップ中に、担体20は初期パネル35を支持する。したがって、初期アレイまたはパネル35は、相互接続層絶縁膜の自然蒸着(unaided deposition)、ビアホールのエッチング、ビアホールの導体めっき、ならびに相互接続層38および接点39−1に関連するその他の金属リードを備えることに耐えるために必要であれば、それよりもはるかに薄くされうる。さらに、所望数の被覆相互接続層を設けることができるため、他のダイまたは構成部品を上部相互接続層に追加することが可能になり、これによって完成されたアセンブリの横方向占有スペース(lateral footprint)が抑制される。したがって、図3〜12および14〜15に示された方法は、大量の低コスト製造に適した製造プロセスによって作られる特に小型の電子アセンブリを提供するように適合される。] 図10 図11 図12 図14 図15 図3 図4 図5 図6 図7
[0022] 第1の実施形態によると、貫通する複数の孔を有する担体を提供すること、複数の部分的に完成された電子アセンブリを備える初期パネルを提供すること、担体または初期パネルを除去可能な接着剤でコーティングすること、結合構造を形成するために接着剤によって初期パネルを担体に取り付けること、完成された電子アセンブリのパネルを提供するために結合構造を処理すること、完成された電子アセンブリのパネルを担体から分離すること、パネルを個別電子アセンブリに単一化すること、を備える電子アセンブリを製造する方法が提供される。さらなる実施形態によると、前記取り付けるステップは、接着剤が担体内の複数の孔を実質的に覆うように初期パネルを担体に取り付けることを備える。さらに別の実施形態によると、複数の孔は接着剤と接する担体表面の領域内に実質的に均一に分布される。なおさらなる実施形態によると、複数の孔は接着剤に接する担体表面の領域の約2〜10%を備える結合領域(combined area)を有する。なおさらに別の実施形態によると、担体はセラミックを備える。なおさらに別の実施形態によると、担体はアルミナを備える。別の実施形態によると、接着剤はシリコーンを備える。なお別の実施形態によると、分離するステップは溶媒中の接着剤を溶解することを備える。さらに別の実施形態によると、溶解するステップは非極性溶媒を使用することを含む。またさらに別の実施形態によると、接着剤はシリコーンを備え、溶解するステップはスルホン酸、ホスホン酸、またはこれらの組合せを備える溶媒を採用する。さらにもう一つ別の実施形態によると、溶解するステップはスルホン酸を備える溶媒を採用する。追加の実施形態によると、溶解するステップは溶解するステップ中に乾性ガスを溶媒の表面および中に噴射することをさらに備える。さらに追加の実施形態によると、コーティングおよび取り付けるステップは、接着剤によって分離された第1および第2のプラスチックライナーを有する転写接着サンドイッチを提供すること、接着剤の第1の表面を露出させるために第1のプラスチックライナーを除去すること、接着剤の第1の表面を担体に対向するように設置すること、接着剤の第2の表面を露出させるために第2のプラスチックライナーを除去すること、接着剤の第2の表面にパネルを対向するように設置することを備える。さらに追加の実施形態によると、第1の設置ステップは、接着剤の第1の表面が担体内の複数の孔を実質的に覆うように接着剤の第1の表面を担体に対向するように設置することを備える。]
[0023] 第2の実施形態によると、第1の横方向範囲を有し複数の不完全な電子アセンブリを備える初期パネルを提供すること、第1の横方向範囲に少なくとも等しい第2の横方向範囲を有するセラミック担体と担体の第3の横方向範囲全域に実質的に均一に分布される複数の貫通孔とを提供すること、担体の第3の横方向範囲を接着剤でコーティングすること、接着剤を用いて初期パネルを担体に取り付けること、初期パネルの製造を終了して実質的に完成された複数の電子アセンブリのパネルにすること、実質的に完成されたパネルを担体から分離するために接着剤を溶解すること、パネルの複数の電子アセンブリを個別電子アセンブリに分離すること、を備える個別電子アセンブリを製造する方法が提供される。さらなる実施形態によると、第1および第2の横方向範囲は実質的に等しく、第3の横方向範囲は第1または第2の横方向範囲よりも小さい。さらに別の実施形態によると、接着剤はシリコーンを備え、溶解するステップでは実質的に非極性溶媒が利用される。さらに別の実施形態によると、コーティングおよび取り付けるステップでは、転写接着剤が利用される。]
[0024] 第3の実施形態によると、第1の横方向範囲を有し各々がプラスチック母材に保持される1つまたは複数の電子ダイを備える複数の不完全な電子アセンブリを備える初期パネルを提供することであって、ダイは初期パネルの第1の表面に露出された電気的接続点を有する、提供すること、孔のない幅(D−d)/2のリムが担体の外周に存在するように、第1の横方向範囲に少なくとも等しい第2の横方向範囲の直径Dのセラミック担体と、第の2横方向範囲よりも小さい直径dの第3の横方向範囲全域に実質的に均一に分布された複数の貫通孔とを提供すること、直径dの第3の横方向範囲を転写接着サンドイッチから得られる接着剤で実質的にコーティングすること、第3の横方向範囲が第1の横方向範囲内の実質的に中央に位置するように、初期パネルの第2の露出された表面を接着剤表面の初期パネルの第1の露出された表面に対向するように設置して結合を形成することであって、第1の表面および第1の表面の電気的接続点が露出されている、形成すること、1つまたは複数の相互接続層および外部電気接点をダイの表面の電気的接続点に結合される初期パネルの第1の露出された表面に追加して、初期パネルの製造を実質的に終了して複数の電子アセンブリの実質的に完成されたパネルとすること、実質的に完成したパネルを担体から分離するために接着剤を溶解すること、パネルの複数の電子アセンブリを個別電子アセンブリに分離すること、を備える個別電子アセンブリを製造する方法が提供される。さらなる実施形態によると、転写接着サンドイッチはシリコーン接着剤を備える。]
[0025] 前述の詳細説明では少なくとも1つの例示的な実施形態が提示されているが、特に、担体20、孔22、接着剤27、初期パネル35、後続の相互接続層38、さらなるダイなどの構成部品(図示せず)の追加、電子アセンブリ52を備えるパネル50の外部接点39−1およびその他の設計特性、ならびに溶媒槽システム65の選定に関して数多くの変種が存在することを理解されたい。また、例示的な実施形態は、単なる例であり、したがって、本発明の範囲、適用性、または構成を決して制限するものではない。むしろ、前述の詳細説明は例示的な実施形態を実施するための好都合な指針を当業者に提供するであろう。添付の特許請求の範囲およびその合法的均等物に記述される本発明の範囲から逸脱することなく要素の機能および配置に様々な変更がなされうることを理解されたい。]
权利要求:

請求項1
電子アセンブリを製造する方法であって、複数の貫通孔を有する担体を提供すること、複数の部分的に完成された電子アセンブリを備える初期パネルを提供すること、前記担体または前記初期パネルを除去可能な接着剤でコーティングすること、結合構造を形成するために前記初期パネルを前記接着剤によって前記担体に取り付けること、完成された電子アセンブリのパネルを提供するために前記結合構造を処理すること、前記完成された電子アセンブリのパネルを前記担体から分離すること、前記パネルを個別電子アセンブリに単一化すること、を備える、電子アセンブリを製造する方法。
請求項2
前記取り付けるステップは、前記接着剤が前記担体内の前記複数の孔を実質的に覆うように前記初期パネルを前記担体に取り付けることを備える、請求項1に記載の方法。
請求項3
前記複数の孔は前記接着剤に接する前記担体上の領域内に実質的に均一に分布される、請求項2に記載の方法。
請求項4
前記複数の孔は前記接着剤に接する前記担体上の前記領域の約2〜約10%を備える結合領域を有する、請求項3に記載の方法。
請求項5
前記担体はセラミックを備える、請求項1に記載の方法。
請求項6
前記担体はアルミナを備える、請求項5に記載の方法。
請求項7
前記接着剤はシリコーンを備える、請求項1に記載の方法。
請求項8
前記分離するステップは溶媒中の前記接着剤を溶解することを備える、請求項1に記載の方法。
請求項9
前記溶解するステップは非極性溶媒を使用することを備える、請求項8に記載の方法。
請求項10
前記接着剤はシリコーンを備え、前記溶解するステップはスルホン酸およびホスホン酸からなる群から選択される酸を備える溶媒を採用する、請求項9に記載の方法。
請求項11
前記溶解するステップはスルホン酸およびホスホン酸を備える溶媒を採用する、請求項8に記載の方法。
請求項12
前記溶解するステップは該溶解するステップ中に乾性ガスを前記溶媒の表面および中に噴射することをさらに備える、請求項9に記載の方法。
請求項13
前記コーティングおよび取り付けるステップは、接着剤によって分離された第1および第2のプラスチックライナーを有する転写接着サンドイッチを提供すること、前記接着剤の第1の表面を露出させるために前記第1のプラスチックライナーを除去すること、前記接着剤の前記第1の表面を前記担体に対抗するように設置すること、前記接着剤の第2の表面を露出させるために前記第2のプラスチックライナーを除去すること、前記パネルを前記接着剤の前記第2の表面に対向するように設置すること、を備える、請求項1に記載の方法。
請求項14
前記第1の設置するステップは、前記接着剤の前記第1の表面が前記担体中の前記複数の孔を実質的に覆うように、前記接着剤の前記第1の表面を前記担体に対向するように設置することを備える、請求項13に記載の方法。
請求項15
個別電子アセンブリを製造する方法であって、第1の横方向範囲を有する初期パネルを提供し、複数の不完全な電子アセンブリを備えること、前記第1の横方向範囲に少なくとも等しい第2の横方向範囲と、前記担体の第3の横方向範囲にわたって実質的に均一に分布する複数の貫通孔とを有するセラミック担体を提供すること、前記担体の前記第3の横方向範囲を接着剤でコーティングすること、前記接着剤を用いて前記初期パネルを前記担体に取り付けること、前記初期パネルの製造を終了して、複数の電子アセンブリの実質的に完成されたパネルにすること、前記実質的に完成されたパネルを前記担体から分離するために前記接着剤を溶解すること、前記パネルの前記複数の電子アセンブリを前記個別電子アセンブリに分離すること、を備える、個別電子アセンブリを製造する方法
請求項16
前記第1および第2の横方向範囲は実質的に等しく、前記第3の横方向範囲は前記第1または第2の横方向範囲よりも小さい、請求項15に記載の方法。
請求項17
前記接着剤はシリコーンを備え、前記溶解するステップは実質的に非極性の溶媒を利用する、請求項15に記載の方法。
請求項18
前記コーティングおよび取り付けるステップは転写接着剤を利用する、請求項15に記載の方法。
請求項19
個別電子アセンブリを製造する方法であって、第1の横方向範囲を有する初期パネルを提供し、各々がプラスチック母材中に保持された1つまたは複数の電子ダイを備える複数の不完全な電子アセンブリを備えることであって、前記ダイは前記初期パネルの第1の表面に露出された電気的接続点を有する、前記提供し備えること、孔のない幅(D−d)/2のリムが前記担体の外周に存在するように、前記第1の横方向範囲に少なくとも等しい第2の横方向範囲の直径Dのセラミック担体と、前記第2の横方向範囲よりも小さい直径dの第3の横方向範囲にわたって実質的に均一に分布される複数の貫通孔とを提供すること、直径dの前記第3の横方向範囲を転写接着サンドイッチから得られる接着剤で実質的にコーティングすること、前記第3の横方向範囲が前記第1の横方向範囲内の実質的に中央に位置するように、前記初期パネルの第2の露出された表面を前記接着剤表面の前記初期パネルの前記第1の露出された表面に対向するように設置して結合を形成することであって、前記第1の表面および前記第1の表面の前記電気的接続点が露出されている、前記形成すること、1つまたは複数の相互接続層および外部電気接点を前記ダイの表面の前記電気的接続点に結合される前記初期パネルの前記第1の露出された表面に追加して、前記初期パネルの製造を実質的に終了して複数の電子アセンブリの実質的に完成されたパネルとすること、前記実質的に完成されたパネルを前記担体から分離するために前記接着剤を溶解すること、前記パネルの前記複数の電子アセンブリを前記個別電子アセンブリに分離すること、を備える方法。
請求項20
前記転写接着サンドイッチはシリコーン接着剤を備える、請求項19に記載の方法。
类似技术:
公开号 | 公开日 | 专利标题
US10283400B1|2019-05-07|Semiconductor device package and manufacturing method thereof
TWI686513B|2020-03-01|晶圓電鍍夾頭組件
US10090234B2|2018-10-02|Semiconductor device package and manufacturing method thereof
US7759166B2|2010-07-20|Microelectronic packages fabricated at the wafer level and methods therefor
US4931149A|1990-06-05|Fixture and a method for plating contact bumps for integrated circuits
TWI229435B|2005-03-11|Manufacture of semiconductor device
EP0908076B1|2001-06-13|Grid array assembly and method of making
US20160233166A1|2016-08-11|Bumpless die-package interface for bumpless build-up layer |
TWI251910B|2006-03-21|Semiconductor device buried in a carrier and a method for fabricating the same
KR100780123B1|2007-11-27|Dicing sheet, its manufacturing method, and manufacturing method of semiconductor device
US8533941B2|2013-09-17|Method of bonding two structures together with an adhesive line of controlled thickness
JP3849978B2|2006-11-22|半導体装置の製造方法及びこれに用いる耐熱性粘着テープ
US4897708A|1990-01-30|Semiconductor wafer array
JP4397653B2|2010-01-13|半導体装置製造用接着シート
US7807027B2|2010-10-05|Substrate holder, plating apparatus, and plating method
US6534849B1|2003-03-18|Tape having implantable conductive lands for semiconductor packaging process and method for manufacturing the same
KR101193416B1|2012-10-24|3차원 실장 반도체 장치 및 그의 제조 방법
US6159767A|2000-12-12|Single chip modules, repairable multichip modules, and methods of fabrication thereof
US20090256249A1|2009-10-15|Stacked, interconnected semiconductor package
US20100133680A1|2010-06-03|Wafer level package and method of manufacturing the same and method of reusing chip
DE60109983T2|2006-02-23|Elektronische Bauteile in Chipform, Pseudo-Wafer dafür und Verfahren zu ihrer Herstellung
JP4125668B2|2008-07-30|半導体装置の製造方法
US10748840B2|2020-08-18|Chip-size, double side connection package and method for manufacturing the same
KR100834837B1|2008-06-03|반도체 다이 픽업 장치와 이를 이용한 반도체 다이 픽업방법
KR20060132450A|2006-12-21|반도체 장치의 제조 방법, 반도체 장치, 회로 기판 및 전자기기
同族专利:
公开号 | 公开日
US20090165293A1|2009-07-02|
JP5254356B2|2013-08-07|
TW200933855A|2009-08-01|
US7802359B2|2010-09-28|
CN101904003B|2012-08-08|
CN101904003A|2010-12-01|
TWI451554B|2014-09-01|
WO2009085463A1|2009-07-09|
引用文献:
公开号 | 申请日 | 公开日 | 申请人 | 专利标题
JPH06232532A|1993-02-04|1994-08-19|Dainippon Toryo Co Ltd|プリント配線板の製造法、プリント配線板及び機器|
JPH07111383A|1993-10-13|1995-04-25|Furukawa Electric Co Ltd:The|回路基板の製造方法|
JPH0831792A|1994-07-11|1996-02-02|Dainippon Screen Mfg Co Ltd|基板処理装置|
JP2001144037A|1999-11-17|2001-05-25|Fujitsu Ltd|半導体装置の製造方法及び製造装置|
JP2002134440A|2000-10-27|2002-05-10|Tokuyama Corp|Substrate processing method and tray used therefor|
JP2003257930A|2002-03-01|2003-09-12|Nec Electronics Corp|半導体装置およびその製造方法|
JP2005191550A|2003-12-01|2005-07-14|Tokyo Ohka Kogyo Co Ltd|基板の貼り付け方法|
JP2007522675A|2004-02-09|2007-08-09|フリースケールセミコンダクターインコーポレイテッド|多孔性担体を用いたダイのカプセル化|WO2018097265A1|2016-11-28|2018-05-31|三井金属鉱業株式会社|多層配線板の製造方法|
WO2018097264A1|2016-11-28|2018-05-31|三井金属鉱業株式会社|多層配線板の製造方法|US5292686A|1991-08-21|1994-03-08|Triquint Semiconductor, Inc.|Method of forming substrate vias in a GaAs wafer|
US5268065A|1992-12-21|1993-12-07|Motorola, Inc.|Method for thinning a semiconductor wafer|
WO1995012895A1|1993-11-04|1995-05-11|Nitto Denko Corporation|Process for producing semiconductor element and pressure-sensitive adhesive sheet for sticking wafer|
US6001888A|1994-10-26|1999-12-14|Ge Bayer Siliconesgmbh & Co.Kg|Activator for the depolymerization of polysiloxanes which are crosslinked, optionally contain fillers and/or are uncrosslinked|
US6076585A|1998-03-02|2000-06-20|Motorola, Inc.|Method of manufacturing a semiconductor device and apparatus therefor|
DE10022419A1|2000-05-09|2001-11-22|Henkel Ecolab Gmbh & Co Ohg|Silikon-Entferner|
US6544939B1|2000-11-13|2003-04-08|Permatex, Inc.|Thickened silicone dissolving agent|
US6491083B2|2001-02-06|2002-12-10|Anadigics, Inc.|Wafer demount receptacle for separation of thinned wafer from mounting carrier|
US6652665B1|2002-05-31|2003-11-25|International Business Machines Corporation|Method of removing silicone polymer deposits from electronic components|
US6869894B2|2002-12-20|2005-03-22|General Chemical Corporation|Spin-on adhesive for temporary wafer coating and mounting to support wafer thinning and backside processing|
JP3962927B2|2003-05-01|2007-08-22|信越化学工業株式会社|電気電子部品を保護する封止材の除去方法|
US7442581B2|2004-12-10|2008-10-28|Freescale Semiconductor, Inc.|Flexible carrier and release method for high volume electronic package fabrication|
US7232770B2|2005-05-03|2007-06-19|General Chemical Performance Products Llc|High temperature and chemical resistant process for wafer thinning and backside processing|US8327532B2|2009-11-23|2012-12-11|Freescale Semiconductor, Inc.|Method for releasing a microelectronic assembly from a carrier substrate|
CN105690974B|2016-01-21|2019-01-18|京东方科技集团股份有限公司|柔性薄膜贴合与剥离方法、柔性基板制备方法、衬底基板|
法律状态:
2011-11-19| A621| Written request for application examination|Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111118 |
2011-11-19| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
2012-02-28| RD04| Notification of resignation of power of attorney|Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120227 |
2012-11-15| A977| Report on retrieval|Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121115 |
2012-11-21| A131| Notification of reasons for refusal|Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121120 |
2013-02-20| A521| Written amendment|Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130219 |
2013-03-15| TRDD| Decision of grant or rejection written|
2013-03-21| A01| Written decision to grant a patent or to grant a registration (utility model)|Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130319 |
2013-04-25| A61| First payment of annual fees (during grant procedure)|Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130417 |
2013-04-26| R150| Certificate of patent or registration of utility model|Ref document number: 5254356 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
2013-05-02| FPAY| Renewal fee payment (event date is renewal date of database)|Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |
2016-04-12| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2017-04-04| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2017-11-01| S533| Written request for registration of change of name|Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
2017-11-10| R350| Written notification of registration of transfer|Free format text: JAPANESE INTERMEDIATE CODE: R350 |
2018-04-10| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2019-04-09| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2020-03-30| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
2021-04-02| R250| Receipt of annual fees|Free format text: JAPANESE INTERMEDIATE CODE: R250 |
优先权:
申请号 | 申请日 | 专利标题
[返回顶部]